《非隔離開關電源的PCB布局》
《 非隔離開關電源的PCB布局 》
作者：Henry Zhang
簡介
當你第一次為原型電源板供電時，最好的消息是它不僅可以工作，而且還可以安靜而酷地運行。不幸的是，這種情況并不總是發生。
開關電源的一個常見問題是開關波形“不穩定”。有時，波形抖動非常明顯，以至于可以從磁性元件中聽到可聽見的噪音。如果問題與印刷電路板(PCB)布局有關，則很難確定原因。這就是為什么在開關電源設計的早期階段，正確的PCB布局是非常關鍵的。它的重要性怎么強調都不為過。
電源設計師是最了解最終產品中電源的技術細節和功能要求的人。他或她應該從一開始就與PCB布局設計師在關鍵的供應布局上密切合作。
良好的布局設計可以優化供電效率，減輕熱應力，最重要的是，最大限度地減少噪聲和跡線和組件之間的相互作用。為了實現這些，設計人員必須了解開關電源中的電流傳導路徑和信號流。下面的討論介紹了非隔離開關電源的適當布局設計的設計注意事項。
平面設計圖
電源在系統板中的位置
對于大型系統板上的嵌入式DC/DC電源，電源輸出應靠近負載器件，以最小化互連阻抗和PCB走線上的傳導壓降，以實現最佳的電壓調節、負載瞬態響應和系統效率。如果有強制空氣冷卻，電源也應該靠近冷卻風扇或有良好的空氣流動，以限制熱應力。
此外，大型無源元件如電感器和電解電容器不應阻擋空氣流向低輪廓，表面貼裝半導體元件如功率MOSFET、PWM控制器等。為了防止開關噪聲干擾系統中的其他模擬信號，盡可能避免在電源下面布線敏感信號。否則，需要在電源層和小信號層之間的內部接地層進行屏蔽。
有必要指出的是，這種電源位置和板房規劃應該在系統設計/規劃的早期階段就做好。不幸的是，有時人們會首先關注大系統板上其他更“重要”或“令人興奮”的電路。如果電源管理/電源供應是最后一個考慮，并將其降級到板子上的任何空間，這當然不能確保高效可靠的電源供應設計。
圖層放置
在多層PCB板上，在大電流功率元件層和敏感的小信號跡線層之間放置直流接地或直流輸入輸出電壓層是非常理想的。接地和/或直流電壓層提供交流接地，以屏蔽小信號跡線與噪聲電源跡線和功率組件。
一般來說，多層PCB的接地或直流電壓平面不應分段。如果分割是不可避免的，那么這些平面上的跡線的數量和長度必須最小化。走線也應與大電流流向相同的方向布線，以減少沖擊。
圖1a和圖1c給出了開關電源用6層和4層PCB板不期望的層數排列示例。在這些例子中，小信號層被夾在大電流功率層和地層之間。這些配置增加了大電流/電壓功率層和小模擬信號層之間的電容噪聲耦合。為了使噪聲耦合最小化，圖1b和圖1d顯示了4層和6層PCB設計所需的層排列示例。
在這兩個例子中，小信號層被地層屏蔽。重要的是，在外部功率級層旁邊總是有一個接地層。最后，外部大電流功率層也需要厚銅，以最大限度地降低PCB的傳導損失和熱阻抗。
功率級組件布局
開關電源電路可分為功率級電路和小信號控制電路。功率級電路包括傳導大電流的元件。一般來說，這些組件應該放在第一位。小信號控制電路隨后被放置在布局中的特定位置。在本節中，我們將討論功率級組件的布局。
連續和脈動電流路徑-最大限度地減少高di/dt回路(熱回路)中的電感
大電流走線應短而寬，以盡量減少PCB的電感、電阻和壓降。這對于具有高di/dt脈動電流流的跡線尤為重要。圖2標識了同步降壓變換器中的連續電流和脈動電流路徑。
圖2 同步Buck變換器的連續和脈動電流路徑
實線表示連續電流路徑，虛線表示脈動(開關)電流路徑。脈動電流路徑包括連接到輸入去耦陶瓷電容器，CHF，頂部控制場效應管，QT，底部同步場效應管，QB，及其可選的并聯肖特基二極管。
圖3a顯示了這些高di/dt電流路徑中的寄生PCB電感。由于寄生電感的存在，脈動電流路徑不僅會輻射磁場，還會在PCB走線和MOSFET上產生高壓振鈴和尖峰。為了使PCB電感最小化，這個脈動電流回路(熱回路)應該被布置，使其具有最小的周長，并由短而寬的走線組成。
圖3 最小化同步降壓變換器的高di/dt回路面積。(a)高di/dt回路(熱回路)及其寄生PCB電感器，(b)布局示例
高頻去耦電容器，CHF，應該是0.1μF至10μF, X5R或X7R介質陶瓷電容器，具有非常低的ESL和ESR。高電容介質(如Y5V)可以大幅度降低電容過電壓和溫度。因此，這些類型的電容器不是CHF的首選。
圖3b提供了buck變換器中臨界脈動電流回路(熱回路)的布局示例。為了限制電阻壓降和通孔的數量，功率元件應放置在電路板的同一側，電源走線應走在同一層。當需要將電源跡線路由到另一層時，在連續電流路徑中選擇一條跡線。當過孔用于連接大電流回路中的PCB層時，應使用多個過孔以最小化過孔阻抗。
類似地，圖4顯示了升壓變換器中的連續和脈動電流回路(熱回路)。在這種情況下，高頻陶瓷電容器CHF應放置在輸出側，靠近MOSFET QB和升壓二極管D。
圖4升壓變換器的連續和脈動電流路徑
由開關、QB、整流二極管、D和高頻輸出電容CHF組成的回路必須最小化。圖5顯示了升壓變換器中脈動電流環路的布局示例。
圖5最小化升壓變換器的高di/dt回路面積。(a)高di/dt回路(熱回路)及其寄生PCB電感器，(b)布局示例
為了強調解耦電容CHF的重要性，圖6和圖7提供了一個同步降壓電路的實際示例。圖6a顯示了使用LTC3729 2相單VOUT控制IC的雙相12VIN至2.5VOUT /30A同步降壓電源的布局，如圖6a所示，開關節點SW1和SW2以及輸出電感電流iLF1波形在空載時穩定。但如果負載電流增加到13A以上，SW1節點波形開始丟失周期。負載電流越高，問題就越嚴重。
圖6帶噪聲問題的2相2.5V/30A輸出降壓變換器實例(a)布局，(b) IOUT = 0A時開關波形，(c) IOUT
圖7顯示，在每個通道的輸入端增加一個1μF高頻陶瓷電容器可以解決這個問題。它分離并最小化每個通道的熱循環區域。即使最大負載電流高達30A，開關波形也很穩定。
圖7 增加兩個1 μ F高頻輸入電容解決了這個問題。(a)增加電容的布局，(b) IOUT = 0A時的開關波形，(c)
在圖2和圖4中，SW節點電壓在VIN(或VOUT)和地之間以較高的dv/dt速率波動。該節點含有豐富的高頻噪聲成分，是EMI噪聲的強來源。為了減小SW節點與其他噪聲敏感跡線之間的耦合電容，應盡量減小SW銅面積。
然而，另一方面，為了傳導高電感電流并為功率MOSFET提供散熱，SW節點PCB面積不能太小。通常，最好在SW節點下方放置接地銅區，以提供額外的屏蔽。
足夠的銅面積以限制功率元件的熱應力
在沒有外部散熱器的表面安裝功率MOSFET和電感器的設計中，有必要有足夠的銅面積作為散熱器。對于直流電壓節點，如輸入/輸出電壓、電源接地，銅線面積盡量大是可取的。
多個通孔有助于進一步降低熱應力。對于高dv/dt的SW節點，SW節點銅面積的適當大小是最小化dv/dt相關噪聲和為MOSFET提供良好散熱能力之間的設計權衡。
適當的功率元件著陸模式以減少阻抗
重要的是要注意低ESR電容器、MOSFET、二極管和電感器等功率元件的地(或墊)模式。圖8a和圖8b分別顯示了不期望的和期望的功率分量土地格局的例子。
圖8 功率元件的期望和不期望的土地模式。(a)功率元件墊片的不適當散熱;(b)功率元件的推薦地面模式
如圖8b所示，對于解耦電容，正負極通徑對應盡可能靠近，以使PCB的有效串聯電感(ESL)最小化。這對于低ESL的電容器特別有效。大價值低ESR電容器通常更昂貴。不適當的土地格局和糟糕的路線會降低他們的性能，從而增加總成本。一般而言，所需的接地模式可降低PCB噪聲，降低熱阻抗，并最大限度地減少大電流元件的跡阻抗和壓降。
在大電流功率元件布局中，一個常見的錯誤是不恰當地使用熱溢流地模式，如圖8a所示。不必要地使用熱地形模式增加了功率元件的互連阻抗。這導致了更高的功率損耗，并降低了低ESR電容器的去耦效應。如果通孔用于傳導大電流，則必須使用足夠數量的通孔以減小通孔阻抗。同樣，這些過孔也不應使用熱溢流。
電源之間輸入電流路徑的分離
圖9顯示了共享相同輸入電壓軌的多個板載開關電源的應用程序。當這些電源彼此不同步時，需要分離輸入電流跡線，以避免不同電源之間的共同阻抗噪聲耦合。每個電源是否有本地輸入去耦電容就不那么重要了。
圖9 分離電源之間的輸入電流路徑
PolyPhase®，單輸出轉換器
對于多相，單輸出轉換器，盡量有對稱布局的每個相。這有助于平衡熱應力。
布局設計示例--1.2V/40A雙相Buck變換器
圖10提供了使用多相電流模式降壓控制器LTC3855的4.5V到14VIN到1.2V/40A最大雙相同步降壓轉換器的設計示例。在開始PCB布局之前，一個很好的做法是用不同的顏色突出顯示大電流跡線、噪聲高dv/dt跡線和敏感的小信號跡線的原理圖跡線，這樣PCB設計人員就能理解這些跡線之間的區別。
圖10 雙相1.2V/40A最大LTC3855 Buck轉換器
圖11顯示了該1.5V/40A電源的功率組件層的功率級布局示例。在這個圖中，QT是頂部控制MOSFET, QB是底部同步FET。可選的QB足跡被添加到甚至更多的輸出電流。固體電源接地平面層位于功率組件層的正下方。
圖11 雙相單vout Buck變換器功率級布局實例
控制電路布局
控制電路的位置
控制電路應遠離噪聲開關銅區。對于降壓變換器，控制電路最好靠近VOUT +側，而對于升壓變換器，控制電路靠近VIN +側，因為功率跡線攜帶連續電流。
如果空間允許，將控制IC定位在距離功率MOSFET和電感較小的距離(0.5-1″)，這些都是有噪聲和熱的。然而，如果空間限制迫使控制器位于功率MOSFET和電感器附近，則必須特別注意將控制電路與有接地面或跡線的功率組件隔離開來。
信號地和電源地的分離
控制電路應該與功率級接地有一個單獨的信號(模擬)地島。如果控制器IC上有單獨的信號接地(SGND)和電源接地(PGND)引腳，則應分開走線。對于集成了MOSFET驅動器的控制器IC, IC引腳的小信號部分應該使用SGND，如圖12所示。
圖12控制器IC的解耦電容器與接地分離
SGND和PGND之間只需要一個連接點。建議將SGND返回到PGND平面的潔凈點。這兩個接地可以通過在控制器IC下面連接兩個接地線來實現。圖12顯示了LTC3855電源的首選接地分離。在本例中，IC有一個暴露的地墊。它應該焊接到PCB上，以盡量減少電阻抗和熱阻抗。在該地墊區域應放置多個通孔。
控制器IC的去耦電容器
控制器IC的去耦電容器應該物理上靠近它們的引腳。為了盡量減少連接阻抗，最好是將去耦電容器直接連接到引腳，而不使用通孔。如圖12所示，以下LTC3855引腳的去耦電容位置應緊密：電流傳感引腳、SENSE+ /SENSE -、補償引腳、ITH、信號接地引腳、SGND、反饋分壓器引腳、FB、IC VCC電壓引腳、INTVCC、電源接地引腳、PGND。
最小化環路面積和串擾
分開噪聲痕跡和敏感痕跡
兩個或多個相鄰導體可以電容耦合。一個導體上的高dv/dt電壓變化會通過寄生電容器將電流耦合到另一個導體上。為了減少從功率級到控制電路的噪聲耦合，必須使噪聲開關跡遠離敏感的小信號跡。如果可能的話，將噪聲跡線和敏感跡線布線在不同的層上，內部接地層用于噪聲屏蔽。
在LTC3855控制器中，以下引腳具有較高的dv/dt開關電壓：FET驅動器TG、BG、SW和BOOST。以下引腳連接到最敏感的小信號節點：SENSE+ /SENSE -、 FB、ITH和SGND。如果這些敏感信號走線被路由到高dv/dt節點附近，則必須在這些信號走線和高dv/dt走線之間插入接地線或接地層以屏蔽噪聲。
柵極驅動軌跡
為了使柵極驅動路徑中的阻抗最小化，人們希望使用短而寬的走線來布線柵極驅動信號。如圖13所示，頂部FET驅動器跡線TG和SW應一起布線，環路面積最小，以減小電感和高dv/dt噪聲。類似地，底部FET驅動器跡線BG應該路由到靠近PGND跡線的地方。
圖13 MOSFET的柵極驅動跟蹤路由
如果將PGND層置于BG跡線下，則底部FET的交流接地返回電流將自動耦合在靠近BG跡線的路徑上。交流電流在找到最小環路/阻抗的地方流動。在這種情況下，底部柵極驅動器不需要單獨的PGND返回軌跡。最好是盡量減少門驅動程序走線所經過的層數。這可以防止門噪聲傳播到其他層。
電流傳感跟蹤和電壓傳感跟蹤
在所有的小信號跡中，電流傳感跡對噪聲最為敏感。電流感應信號幅值通常小于100mV，與噪聲幅值相當。在LTC3855示例中，它的SENSE+ /SENSE -跡線應該以最小間距(開爾文感測)并行布線，以最小化檢測到di/dt相關噪聲的機會，如圖14所示。
圖14 開爾文傳感電流傳感(a) RSENSE，和(b)電感DCR傳感
此外，電流感應走線的濾波電阻和電容應盡可能放置在IC引腳附近。這提供了最有效的過濾情況下噪聲注入到長感覺線。如果電感DCR電流感應與R/C網絡一起使用，則DCR感應電阻R應靠近電感，而DCR感應電容C應靠近IC。
如果在跟蹤到SENSE -的返回路徑中使用了一個via，那么這個via不應該與另一個內部VOUT +層接觸。否則，該通孔可能會傳導大VOUT+電流，由此產生的電壓降可能會使電流傳感信號失真。避免在有噪聲的開關節點(TG, BG, SW, BOOST跡線)附近布線電流傳感跡線。如果可能，將接地層放置在電流感測跡線和功率級跡線層之間。
如果控制器IC有差壓遙感引腳，則采用開爾文傳感連接的正、負遙感引腳分開走線。
軌跡寬度選擇
電流電平和噪聲靈敏度是獨特的特定控制器引腳。因此，需要為不同的信號選擇特定的道寬。一般來說，小信號網可以較窄，并采用10至15密米寬的走線。大電流網(柵極驅動、VCC和PGND)應采用短寬走線布線。這些網的寬度建議至少為20密耳。
最后
電源設計布局清單
使用這樣的檢查表將有助于設計師確保結果是一個布局良好的電源設計。
上一篇
下一篇
相關新聞
2025-03-25
2025-01-15
2024-12-23
2024-09-06
2024-07-17
2024-05-29
深圳市福田區車公廟泰然九路皇冠科技園3棟C區2樓
專業從事LED照明商業應用研究 集產品開發、生產、銷售為一體
